Assignment 4

1. 在经典的冯·诺依曼架构 CPU 中，关于程序计数器（PC）和指令寄存器（IR）在指令周期中的状态与作用，下列说法绝对正确的是（ ）

   A. 取指周期完成时，PC 中保存的始终是当前正在执行指令的绝对物理首地址
   B. 无论是执行算术运算指令还是转移指令，指令的操作码字段均在 IR 中完成译码，并且 IR 的内容会保持至该条指令执行结束
   C. 在间接寻址的执行周期中，CPU 需要将 PC 的值再次送往主存地址寄存器（MAR）以获取有效地址
   D. 若当前指令发生未定义指令异常（Undefined Instruction），硬件系统将直接把 IR 中的值压入内核栈中以保存现场

2. 某 CPU 内部采用单总线数据通路结构，该总线连接了所有通用寄存器、ALU 的输入/输出暂存器以及主存数据寄存器（MDR）。在执行一条如 `ADD R1, R2`（将 R1 与 R2 相加，结果存入 R1）的指令时，在不考虑取指和译码阶段的前提下，仅其执行阶段至少需要几个 CPU 时钟周期?

   A. 1 个
   B. 2 个
   C. 3 个
   D. 4 个

3. 在微程序控制器设计中，关于微指令、微程序和机器指令之间的关系，下列描述错误的是（ ）

   A. 通常情况下，计算机指令系统中一条机器指令的功能是由一段存放在控制存储器（CS）中的微程序来实现的
   B. 机器指令的操作码字段经过微地址形成部件译码后，产生的是对应微程序在控制存储器中的起始微地址
   C. 微程序控制器通过微指令的下地址（Next Address）字段来实现微程序的顺序执行和分支跳转
   D. 相比于硬布线控制器，微程序控制器的执行速度更快，因为其控制逻辑完全由高速的 SRAM 存储器阵列实现

4. 当 CPU 在指令执行周期的末尾检测到外部设备发送的中断请求（INTR）并决定响应时，系统会进入硬件层面的“中断隐指令”阶段。下列操作中，不属于中断隐指令自动完成的工作是（ ）

   A. 关中断（将状态寄存器中的中断允许位清零，防止被同级中断打断）
   B. 保存断点（将当前的 PC 和 PSW 压入堆栈）
   C. 保存通用寄存器现场（将程序运行依赖的 R0-R31 等通用寄存器值压入堆栈）
   D. 形成中断服务程序的入口地址（如通过硬件向量法读取中断向量表送入 PC）

5. 在现代处理器架构中，异常（Exception）和中断（Interrupt）被严格分类。下列事件中，与其他三项在触发源头和系统处理逻辑上存在本质区别的是（ ）

   A. 应用程序执行系统调用指令（如 `syscall` 或 `int 0x80`）请求陷入内核态
   B. 虚拟存储管理系统中，CPU 访问的逻辑页面对应的页表项有效位为 0 触发缺页异常
   C. CPU 算术逻辑单元在执行带符号数乘法指令时发生严重的数据溢出
   D. 网络接口卡（NIC）在成功接收到一个数据包后向 CPU 发送信号

6. 在经典的五级（IF, ID, EX, MEM, WB）指令流水线中，硬件已经实现了完全数据旁路（Full Forwarding / Bypassing）技术。对于下列四组存在数据相关（RAW 冒险）的汇编指令序列，即使启用了旁路技术，必然仍会引起流水线阻塞（Stall） 的指令组合是（ ）

   A. `ADD R1, R2, R3` 紧接着 `SUB R4, R1, R5`（均是寄存器算术运算）
   B. `LOAD R1, 0(R2)` 紧接着 `ADD R3, R1, R4`（先访存读，再运算）
   C. `ADD R1, R2, R3` 紧接着 `STORE R1, 0(R4)`（先运算，再访存写）
   D. `LOAD R1, 0(R2)` 紧接着 `STORE R1, 0(R3)`（先访存读，再访存写）

7. 现代高性能处理器为了榨取指令级并行度（ILP），采用了多种高级流水线技术。下列关于这些技术的描述，错误的是（ ）

   A. 超标量（Superscalar）技术通过在 CPU 内集成多套独立的功能执行部件，使得每个时钟周期可以动态发射（Issue）并执行多条指令
   B. 超长指令字（VLIW）技术高度依赖编译器的静态调度，由编译器在编译阶段将多条无数据冲突的指令打包为一条超长指令，显著降低了硬件动态调度的复杂度
   C. 乱序执行（Out-of-Order Execution）流水线允许指令在资源就绪时提前进入执行阶段，但为了保证程序语义正确和精确异常，必须严格按程序原有顺序提交（In-order Commit）
   D. 超流水线（Superpipelining）技术的核心思想是在不增加时钟频率的前提下，通过在一个时钟周期内多发射几条指令来提升系统的吞吐率

8. 某计算机采用六级指令流水线，各流水段的硬件延迟时间分别为 100 ns, 150 ns, 120 ns, 150 ns, 100 ns, 80 ns，流水线段间锁存器的延迟忽略不计。在不考虑任何数据冒险、控制冒险及分支开销的理想状态下，该流水线连续执行 1000 条指令，其完成任务所需的总时间为（ ）

   A. 150,750 ns
   B. 150,000 ns
   C. 700,750 ns
   D. 100,500 ns

9. 在 Flynn 分类法体系中，现代 GPU（图形处理器）和专属 AI 基础设施加速器在执行大规模深度学习张量运算时，其底层硬件并行架构主要基于下列哪种模型演进而满负荷运转?

   A. SISD（单指令流单数据流）：依靠单核极限频率和极深流水线实现串行暴力加速
   B. SIMD（单指令流多数据流）：通过统一的控制部件广播单一指令，驱动成百上千个 ALU 阵列同时对不同的数据元素执行相同的运算（数据级并行）
   C. MISD（多指令流单数据流）：多个处理核对同一个输入数据流执行不同的加密或容错算法
   D. MIMD（多指令流多数据流）：每个物理核心独立取指，依靠复杂的互斥锁和共享内存来协调完全不同的任务控制流

10. 关于硬件多线程技术和共享内存多处理器（SMP），下列说法正确的是（ ）

    A. 细粒度多线程（FGMT）技术只有在当前执行线程遭遇长延迟事件（如 L2 Cache 缺失需要访问主存）时，才会切换到另一个线程执行
    B. 粗粒度多线程（CGMT）技术在每一个时钟周期都会轮换发射不同线程的指令，能够有效隐藏流水线中所有的短延迟（如数据冒险）
    C. 在对称多处理器（SMP）系统中，所有的 CPU 核心处于平等地位，它们共享同一块物理内存空间，且任意一个核心访问主存中任意地址的理论延迟是相等的（UMA 架构）
    D. 同步多线程（SMT / 超线程）技术必须依赖多个物理 CPU 核心才能实现，无法在单一的超标量处理器核心内部位完成多线程并发发射

11. 某高并发 LLM 推理引擎的核心张量计算模块包含如下指令序列，并在标准的 5 段（取指 IF、译码/读寄存器 ID、执行/计算地址 EX、访存 MEM、写回 WB）RISC 流水线处理器上运行。该处理器支持全路数据旁路（Forwarding/Bypassing）技术

    ```
    I1: LOAD  R1, 0(R2)      // 将内存数据加载到 R1
    I2: ADD   R3, R1, R4     // R1 和 R4 相加，结果存入 R3
    I3: MUL   R5, R3, R6     // R3 和 R6 相乘，结果存入 R5
    I4: STORE R5, 0(R7)      // 将 R5 存入内存
    ```

    关于该指令序列在流水线中的数据冒险（Data Hazard）及处理情况，下列说法完全正确的是（ ）

    A. 虽然系统采用了全路数据旁路技术，但 I1 和 I2 之间存在“载入-使用（Load-Use）”冒险，硬件仍必须在 I1 和 I2 之间强行插入 1 个时钟周期的阻塞（Stall）或气泡
    B. I2 和 I3 之间存在写后读（RAW）冒险，由于乘法运算的执行周期较长，旁路技术无法将 I2 在 EX 段计算出的结果及时送给 I3，因此必然发生流水线停顿

C. I3 和 I4 之间存在数据依赖，I4 必须等待 I3 在 WB 段将结果真正写入 R5 寄存器后，才能在 ID 段读取 R5，这期间需要插入 2 个时钟周期的阻塞
D. 若编译器开启了指令重排优化（Instruction Scheduling），只要在 I1 和 I2 之间插入任意一条与 R1、R2、R4 无关的指令，就能在不使用旁路技术的前提下，完美消除原有的等待周期

12. 在现代计算基础设施中，底层硬件通常采用高度并行的多处理器架构来加速任务。下列描述中必定错误的是（ ）

    A. 在现代共享内存多处理器（SMP）架构中，各个物理核心必须各自独占完全隔离且独立的物理主存空间，以防止高并发场景下缓存一致性协议（如 MESI）引发的总线风暴
    B. 向量处理器（Vector Processor）属于典型的 SIMD（单指令流多数据流）架构，它只需发射一条指令，就能同时对分布在寄存器组中的多个数据元素执行相同的操作，非常适合稠密矩阵运算
    C. 细粒度硬件多线程（Fine-grained Multithreading）处理器会在每个时钟周期轮换发射不同线程的指令，这种设计能够极大地掩盖指令流水线中的各种冒险延迟，但会牺牲单个线程的绝对执行延迟
    D. 同步多线程（SMT / 超线程）技术允许在同一个时钟周期内，将多个不同硬件线程的指令并发地发射到多个空闲的功能部件（如 ALU）上执行，它是对超标量技术的进一步扩展

13. 在构建分布式计算节点时，CPU 必须具备极强且稳健的异常和中断处理能力。关于 CPU 异常和中断机制的硬件检测与响应逻辑，下列说法存在逻辑错误的是（ ）

    A. CPU 对外部中断（如网卡数据到达的 INTR 请求）的检测通常硬连线在每个指令执行周期的末尾；这意味着只要当前指令没有执行完毕，无论外部可屏蔽中断请求多么紧急，CPU 都绝对不会提前响应
    B. 当发生严重且不可恢复的硬件故障（如内存奇偶校验错误，属于“终止 Abort”类异常）时，CPU 会将当前引发错误的指令 PC 值压入用户态程序的运行栈（User Stack）中，随后陷入内核态执行崩溃转储
    C. 软中断指令（如用于系统调用的 `syscall` 或 `trap`）引发的控制流转移属于内部异常中的“陷阱（Trap）”，其设计初衷就是有意识的程序干预，因此其返回地址通常是该软中断指令的下一条指令
    D. 若在执行取指操作时引发了缺页异常（Page Fault，属于“故障 Fault”），操作系统内核在将页面从磁盘调入主存并修复页表后，返回地址必定是引发该缺页异常的那条指令本身，以便 CPU 重新尝试获取该指令

14. 某系统底层研发团队在设计一款极简的定长指令集 RISC 处理器，其单总线数据通路中所有的寄存器均由统一的全局时钟进行边沿触发同步。关于该处理器的控制器与数据通路工作原理，下列描述完全正确的是（ ）

    A. 在微程序（Microprogrammed）控制器中，微指令存放在控制存储器（CM）中。为了突破访问延迟瓶颈，现代高性能 CPU 通常将物理主存的一部分划分为特殊的受保护区域，直接充当控制存储器
    B. 若采用硬布线（Hardwired）控制器，由于其控制逻辑全部由复杂的物理逻辑门电路直接固化生成，导致其时序控制极其死板，因此在物理层面上绝对无法实现指令流水线（Pipeline）架构
    C. 对于采用单周期数据通路设计的 CPU 而言，由于所有的指令都必须在一个时钟周期内严格完成，因此该 CPU 时钟周期的时间跨度，必定是由执行时间最长的那条指令（通常是 Load 指令）的组合逻辑总延迟来决定的
    D. 无论采用何种控制器，在执行任何一条无条件转移指令（如 JMP）时，CPU 必定需要经历完整的取指、间址、执行和中断这四个标准的机器周期，以保证程序计数器（PC）的状态一致性

15. 为了满足深度学习模型推理对算力的极致压榨，现代通用处理器广泛采用了超标量（Superscalar）与动态流水线（乱序执行）技术。关于这些高级流水线技术的实现机制，下列说法错误的是（ ）

    A. 为了彻底消除指令流中的所有数据依赖（包括写后读 RAW、写后写 WAW、读后写 WAR）并最大化指令级并行度，现代乱序执行处理器引入了“寄存器重命名”技术，该技术通过增加物理寄存器的数量，从根本上解除了 RAW 冒险导致的计算等待
    B. 超标量处理器能够在同一个时钟周期内并发地发射（Issue）多条相互独立的指令，这就要求底

层数据通路中必须配置冗余的硬件资源（如多个算术逻辑单元和浮点执行单元）

C. 在采用乱序执行（Out-of-Order Execution）的处理器内部，虽然指令进入计算单元和得出结果的顺序可以与其在原始机器码中的物理顺序不同，但为了保证程序语义和异常处理的正确性，指令的最终结果必须按原顺序提交（In-Order Commit）

D. 超长指令字（VLIW）架构依赖编译器在软件层面静态地挖掘指令级并行性，并将多条互不冲突的操作捆绑成一条极长的指令；而超标量技术则主要依赖 CPU 内部的硬件电路，在程序运行时动态地进行依赖检查和多路发射

16. 【2024 统考真题】对于采用“取指、译码/取数、执行、访存、写回”5 段流水线的 RISC 数据通路，下列关于指令流水线数据冒险处理的叙述中，错误的是（ ）。

A. 相邻两条指令中的操作数相关可能引起数据冒险

B. 在数据相关的指令间插入“气泡”能避免数据冒险

C. 所有数据冒险都可以通过加入转发（旁路）电路解决

D. 所有数据冒险都能通过调整指令顺序和插入 nop 指令解决

17. 【2025 统考真题】下列关于 CPI 和 CPU 时钟周期的叙述中，错误的是（ ）。

A. 不同类型指令的 CPI 可能不一样

B. 程序的 CPI 与 Cache 缺失率无关

C. 单周期 CPU 的时钟周期以最耗时指令所用时间为准

D. 流水线 CPU 的时钟周期以最长流水段所用时间为准

18. 【2025 统考真题】下列关于 CPU 中的数据通路和控制器的叙述中，错误的是（ ）。

A. 通用寄存器组中应该包含程序计数器


B. 控制器中一定包含指令操作码的译码电路

C. 单周期 CPU 中的控制器比多周期 CPU 中的更简单

D. 流水线 CPU 需解决数据相关和控制相关等冒险问题

19.

【2009 统考真题】某计算机字长 16 位，采用 16 位定长指令字结构，部分数据通路结构如下图所示。图中所有控制信号为 1 时表示有效，为 0 时表示无效。例如，控制信号 MDRinE 为 1 表示允许数据从 DB 打入 MDR，MDRin 为 1 表示允许数据从总线打入 MDR。假设 MAR 的输出一直处于使能状态。加法指令“ADD (R1), R0”的功能为(R0)+((R1))→(R1)，即将 R0 中的数据与 R1 的内容所指主存单元的数据相加，并将结果送入 R1 的内容所指主存单元中保存。



下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

时　钟	功　能	有效控制信号
C1	MAR←(PC)	PCout, MARin
C2	MDR←M(MAR) PC←(PC) + 1	MemR, MDRinE PC + 1
C3	IR←(MDR)	MDRout, IRin
C4	指令译码	无

20.

【2015统考真题】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0～R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移一位（left）和右移一位（right）三种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）、A加1（inc）七种操作，控制信号为ALUop。

回答下列问题：

1）图中哪些寄存器是程序员可见的？为何要设置暂存器T？


2）控制信号ALUop和SRop的位数至少各是多少？

3）控制信号SRout所控制部件的名称或作用是什么？


4）端点①～⑨中，哪些端点须连接到控制部件的输出端？

5）为完善单总线数据通路，需要在端点①～⑨中相应的端点之间添加必要的连线。写出连线的起点和终点，以正确表示数据的流动方向。

6）为什么二路选择器MUX的一个输入端是2？



21. 【2015统考真题】上题中描述的计算机，某部分指令执行过程的控制信号如下所示。



该机指令格式如下图所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为 0 和 1，通用寄存器 R0 ~ R3 的编号分别为 0, 1, 2 和 3。



回答下列问题:

1）该机的指令系统最多可定义多少条指令?

2）假定 inc、shl 和 sub 指令的操作码分别为 01H、02H 和 03H，则以下指令对应的机器代码各是什么?

① inc R1 ; (R1) + 1→R1


② shl R2, R1 ; (R1) << 1→R2

③ sub R3, (R1), R2 ; ((R1)) – (R2) → R3

3）假设寄存器 X 的输入和输出控制信号分别为 Xin 和 Xout，其值为 1 表示有效，为 0 表示无效（如 PCout = 1 表示 PC 内容送总线）；存储器控制信号为 MEMop，用于控制存储器的读（read）和写（write）操作。写出本题第一幅图中标号①~⑧处的控制信号或控制信号的取值。

4）指令“sub R1, R3, (R2)”和“inc R1”的执行阶段至少各需要多少个时钟周期?

22. **10.** 【2022统考真题】某CPU中部分数据通路如下图所示，其中，GPRs为通用寄存器组；FR为标志寄存器，用于存放ALU产生的标志信息；带箭头虚线表示控制信号，如控制信号Read、Write分别表示主存读、主存写，MDRin表示内部总线上的数据写入MDR，MDRout表示MDR的内容送给内部总线。



请回答下列问题。

1）设 ALU 的输入端 A、B 及输出端 F 的最高位分别为 A_{15}、B_{15} 及 F_{15}，FR 中的符号标志和溢出标志分别为 SF 和 OF，则 SF 的逻辑表达式是什么？A 加 B、A 减 B 时 OF 的逻辑表达式分别是什么？要求逻辑表达式的输入变量为 A_{15}、B_{15} 及 F_{15}。

2）为什么要设置暂存器 Y 和 Z?

3）若 GPRs 的输入端 rs、rd 分别为所读、写的通用寄存器的编号，则 GPRs 中最多有多少个通用寄存器？rs 和 rd 来自图中的哪个寄存器？已知 GPRs 内部有一个地址译码器和一个多路选择器，rd 应连接地址译码器还是多路选择器?

4）取指令阶段（不考虑 PC 增量操作）的控制信号序列是什么？若从发出主存读指令到主存读出数据并传送到 MDR 共需 5 个时钟周期，则取指令阶段至少需要几个时钟周期?

5）图中控制信号由什么部件产生？图中哪些寄存器的输出信号会连到该部件的输入端?

23.

【2012 统考真题】某 16 位计算机中，有符号整数用补码表示，数据 Cache 和指令 Cache 分离。下表给出了指令系统中的部分指令格式，其中 Rs 和 Rd 表示寄存器，mem 表示存储单元地址，(x)表示寄存器 x 或存储单元 x 的内容。

表指令系统中部分指令格式

名　称	指令的汇编格式	指令功能
加法指令	ADD　Rs, Rd	(Rs) + (Rd)→Rd
算术/逻辑左移	SHL　Rd	2*(Rd)→Rd
算术右移	SHR　Rd	(Rd)/2→Rd
取数指令	LOAD　Rd, mem	(mem)→Rd
存数指令	STORE　Rs, mem	(Rs)→mem

该计算机采用 5 段流水方式执行指令，各流水段分别是取指（IF）、译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用“按序发射，按序完成”方式，未采用转发技术处理数据相关，且同一寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题：

1）若 int 型变量 x 的值为−513，存放在寄存器 R1 中，则执行“SHR R1”后，R1 中的内容是多少（用十六进制表示）？

2）若在某个时间段中，有连续的 4 条指令进入流水线，在其执行过程中未发生任何阻塞，则执行这 4 条指令所需的时钟周期数为多少？

3）若高级语言程序中某赋值语句为 x = a + b，x、a 和 b 均为 int 型变量，它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列及其在指令流中的执行过程如下所示。

```
I1   LOAD    R1, [a]
I2   LOAD    R2, [b]
I3   ADD     R1, R2
I4   STORE   R2, [x]
```

指　令	时　钟													
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I_1	IF	ID	EX	M	WB									
I_2		IF	ID	EX	M	WB								
I_3			IF				ID	EX	M	WB				
I_4							IF				ID	EX	M	WB

则这 4 条指令执行过程中 I3 的 ID 段和 I4 的 IF 段被阻塞的原因各是什么？


4）若高级语言程序中某赋值语句为 x = x*2 + a，x 和 a 均为 unsigned int 类型的变量，它们的存储单元地址分别表示为[x]、[a]，则执行这条语句至少需要多少个时钟周期？要求模仿上图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

24.

【2014 统考真题】某程序中有循环代码段 P: “for(int i = 0; i < N; i++) sum+ = A[i];”。假设编译时变量 sum 和 i 分别分配在寄存器 R1 和 R2 中。常量 N 在寄存器 R6 中，数组 A 的首地址在寄存器 R3 中。程序段 P 的起始地址为 0804 8100H，对应的汇编代码和机器代码如下表所示。

编　号	地　址	机器代码	汇编代码	注　释
1	08048100H	00022080H	loop: sll R4, R2, 2	(R2) << 2→R4
2	08048104H	00083020H	add R4, R4, R3	(R4) + (R3)→R4
3	08048108H	8C850000H	load R5, 0(R4)	((R4) + 0)→R5
4	0804810CH	00250820H	add R1, R1, R5	(R1) + (R5)→R1
5	08048110H	20420001H	add R2, R2, 1	(R2) + 1→R2
6	08048114H	1446FFFAH	bne R2, R6, loop	if(R2)! = (R6) goto loop

执行上述代码的计算机 M 采用 32 位定长指令字，其中分支指令 bne 采用如下格式:



OP 为操作码；Rs 和 Rd 为寄存器编号；OFFSET 为偏移量，用补码表示。

请回答下列问题，并说明理由。

1）M 的存储器编址单位是什么？

2）已知 sll 指令实现左移功能，数组 A 中每个元素占多少位？

3）表中 bne 指令的 OFFSET 字段的值是多少？已知 bne 指令采用相对寻址方式，当前 PC 内容为 bne 指令地址，通过分析表中指令地址和 bne 指令内容，推断 bne 指令的转移目标地址计算公式。

4）若 M 采用如下“按序发射、按序完成”的 5 级指令流水线：IF（取值）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起 3 个时钟周期的阻塞，则 P 中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令 1 的执行不会因为与指令 5 的数据相关而发生阻塞？

25. 【2014 统考真题】假设对于上题中的计算机 M 和程序 P 的机器代码，M 采用页式虚拟存储管理；P 开始执行时，(R1) = (R2) = 0，(R6) = 1000，其机器代码已调入主存但不在 Cache 中；数组 A 未调入主存，且所有数组元素在同一页，并存储在磁盘的同一个扇区。请回答下列问题并说明理由。

    1）P 执行结束时，R2 的内容是多少？

    2）M 的指令 Cache 和数据 Cache 分离。若指令 Cache 共有 16 行，Cache 和主存交换的块大小为 32B，则其数据区的容量是多少？若仅考虑程序段 P 的执行，则指令 Cache 的命中率为多少？

    3）P 在执行过程中，哪条指令的执行可能发生溢出异常？哪条指令的执行可能产生缺页异常？对于数组 A 的访问，需要读磁盘和 TLB 至少各多少次？

26. 某计算机采用经典的 5 级流水线（取指 IF、译码/读寄存器 ID、执行/计算有效地址 EX、访存 MEM、写回 WB），支持完全的内部数据转发（Bypass/Forwarding）机制。现有一段连续执行的汇编指令序列如下：

```
I1: ADD R1, R2, R3   ; R1 ← R2 + R3
I2: SUB R4, R1, R5   ; R4 ← R1 - R5
I3: AND R6, R4, R1   ; R6 ← R4 & R1
```

    假设 I1 在第 1 个时钟周期进入 IF 段，且不考虑任何 Cache 缺失。当指令 I3 处于 EX（执行）段时，其 ALU 所需的两个源操作数 R4 和 R1 分别是从哪里获取的？（）

A. R4 从 EX/MEM 流水段寄存器转发，R1 从 MEM/WB 流水段寄存器转发
B. R4 从 MEM/WB 流水段寄存器转发，R1 从通用寄存器组直接读取
C. R4 从 EX/MEM 流水段寄存器转发，R1 从通用寄存器组直接读取
D. R4 从 MEM/WB 流水段寄存器转发，R1 从 EX/MEM 流水段寄存器转发

27. 关于 CPU 的异常和中断响应机制，下列说法中完全正确的是（ ）

    A. 当发生缺页异常（Page Fault）时，硬件在进入异常处理程序前自动保存的程序计数器（PC）内容指向的是引起该异常的指令本身
    B. 外部可屏蔽中断（如键盘输入）的检测通常在指令执行周期的任意阶段进行，一旦检测到便立即停止当前指令响应中断
    C. 在中断响应周期中，为了保存现场信息，CPU 硬件会自动将所有通用寄存器的内容压入堆栈
    D. 为了支持多重中断（中断嵌套），硬件在响应中断并进入中断服务程序时，会自动将中断允许标志（IF）置为 1

28. 控制器是 CPU 的核心部件，负责产生协调各部件工作的控制信号。对比硬布线控制器与微程序控制器，以下表述正确的是（ ）

    A. 微程序控制器中，一条机器指令的执行仅需读取并执行一条对应的微指令即可完成
    B. 硬布线控制器的控制信号由组合逻辑电路实时产生，因此其执行速度通常比微程序控制器更快
    C. 水平型微指令比垂直型微指令的字长更短，因此存储水平型微程序所需的控制存储器容量更小
    D. 微程序控制器在执行指令时，下一条微指令的地址总是完全由当前机器指令的操作码（IR）决定

29. 现代高级处理器引入了多种技术以提升指令级并行度（ILP）和线程级并行度（TLP）。关于这些架构技术的描述，下列选项中正确的是（ ）

    A. 超标量（Superscalar）处理器能在同一个时钟周期内发射多条相互独立的指令，但它必须完全依赖编译器在编译阶段将指令重新排序和打包
    B. 细粒度多线程（Fine-grained Multithreading）技术仅在当前线程遇到长延迟事件（如 Cache 缺失）时才切换到另一个线程，以最大化单线程性能
    C. 同时多线程（Simultaneous Multithreading, SMT）架构允许在同一个时钟周期内，将来自多个不同线程的指令同时发射到多个不同的功能部件中执行
    D. 在典型的多核处理器（Multi-core）架构中，各个核心通常共享 L1 Cache 和 L2 Cache，以实现最高效的缓存一致性同步

30. 某 32 位 RISC 处理器采用经典的 5 级流水线架构（取指 IF、译码/读寄存器 ID、执行/计算有效地址 EX、访存 MEM、写回 WB）。该处理器面向底层系统级开发与并行计算加速，主要用于大规模张量（Tensor）计算与 LLM 算子执行

    硬件系统支持完全的数据转发（Forwarding/Bypass）机制来处理数据冒险。 现有一段用于计算向量点积核心操作的汇编代码序列如下：

    ```
    I1: LD  R1, 0(R2)    ; 将内存地址 (R2+0) 处的数据加载到 R1
    I2: MUL R3, R1, R4   ; 寄存器乘法：R3 <- R1 * R4
    I3: ADD R5, R3, R6   ; 寄存器加法：R5 <- R3 + R6
    I4: SD  R5, 0(R7)    ; 将 R5 的数据存储到内存地址 (R7+0) 处
    ```

    请结合该处理器的流水线设计、数据通路及多处理器相关概念，回答下列问题：

    1. 请指出上述指令序列中存在哪些具体的数据冒险（Read-After-Write, RAW）？ 在采用完全数据转发机制的情况下，指令 `I2` 的 `MUL` 操作在 EX 段所需的 `R1` 操作数，是从哪个流水段寄存器转发而来的？在无 Cache 缺失的理想状态下，完成这 4 条指令共需要多少个时钟周期？（注：设第一条指令在第 1 个周期进入 IF 段）
    2. 请简述 `I1 (LD)` 指令在流水线的 EX 段和 MEM 段的具体数据通路操作过程（即说明这两段分别执行了什么微操作，以及主要使用了哪些硬件部件）
    3. 若 `I2 (MUL)` 指令在计算张量乘法时发生了“算术溢出”异常，该内部异常会在流水线的哪个阶段被检测到？请简述处理器硬件在检测到该异常后，自动完成的异常响应基本过程（列出

关键步骤）

4. 为了进一步提升张量运算的吞吐量，该架构引入了 SIMD（单指令多数据流） 指令集扩展和硬件多线程技术。请简述 SIMD 技术是如何加速此类向量处理的。在处理流水线阻塞（如由于数据未就绪导致的长时间停顿）时，粗粒度多线程和细粒度多线程的切换触发条件有何核心区别?